สรุปการเรียนรู้ Week 6

สรุปการเรียนรู้ Week 6
- รู้จักวงจร Sequential Circuit เป็นวงจรที่เกี่ยวกับการนับจำนวนแบบ Binary โดยใช้วงจรไฟฟ้า ซึ่งจะต่างจากวงจร Logic ธรรมดาตรงที่ วงจรธรรมดา Output จะขึ้นอยู่กับ Input ในขณะนั้นๆ แต่ถ้าเป็นวงจร Sequential Logic Output จะขึ้นอยู่กับ3อย่างคือ Input ขณะนั้น , Input ก่อนหน้า และ Output ก่อนหน้า หรือพูดง่ายๆคือเป็นวงจรที่มี Memory ไว้สำหรับเก็บค่าเพื่อคำนวณต่อไปได้ (ใส่รูปความแตกต่างของ Logicธรรมดากับซีเควนเชี่ยว) - รู้จักกับFlip-Flop เป็นอุปกรณ์พื้นฐานของ Sequential Logic โดยด้านในของFlip-Flop เป็นเสมือนอุปกรณ์ Logic gate ต่อกันอยู่ โดยการ Hold สถานะ จะใช้หลักการคล้ายๆกับ Self Locking (มีการใช้ Output ต่อเข้ากับ Input เพื่อคงสถานะไว้) โดย Flip-Flop จะมีหลากหลายรูปแบบ และแต่ละรูปแบบก็จะมีส่วนประกอบ(Logic gate ภายใน) ที่แตกต่างกันออกไป มีทั้งหมด 4 แบบคือ 1. SR Flip-Flop

Input 2ขา(Set,Reset) และ Output 2ขา (Q,Qbar)โดยจากรูปจะมีการต่อ Output เข้าไปที่ Input ของLogic gate สลับตัวกัน เพื่อให้สถานะของ Output ทั้งสองสลับกันไปเรื่อยๆ เมื่อกดปุ่ม Set จะทำให้ Output ติดค้างเนื่องจากการ Hold Status และจะไม่เปลี่ยนจนกว่าจะมีการกด Reset

*Invalid จะเป็นกรณีที่ไม่สามารถเกิดขึ้นได้ / ไม่รู้ว่าOutput จะออกมาเป็นแบบไหน* 2.JK Flip-Flop

มีลักษณะการทำงานคล้ายๆกับ SR Flip-Flop (J = Set , K = Reset) แต่จะมีขา clk ขึ้นมาเพื่อการเปลี่ยนสถานะ ซึ่งสถานะจะเปลี่ยนตาม Input ที่อยู่ในขณะนั้น โดยขา clk สร้างขึ้นมาเพื่อแก้ปัญหากรณีที่ Invalid โดยจะกลายเป็นการ state toggle แทน

3. D-Type Flip-Flop

มีลักษณะเหมือนกับ JK แต่จะทำการรวบขา JK เข้าด้วยกันและให้สลับ Logic กันโดยจะไม่มี State Toggle เกิดขึ้น 4. T-Type Flip-Flop

เป็น JK Flip-Flop โดยรวบขา JK เข้าด้วยกันและเปลี่ยน State ของ Output โดยใช้ State Toggle ที่เกิดขึ้นเมื่อ Input ที่ขา JK เป็น1 เหมือนกัน - รู้จักกับ Asynchronous Counter และ Synchronous Counter เป็นวงจรสำหรับการนับเลขออกมาเป็นฐาน2 โดยทั้งสองแบบมีข้อดีข้อเสียต่างกันคือ Asynchronous Counter

ข้อดีคือสร้างง่าย เนื่องจากใช้แค่ Output ตัวก่อนหน้ามาควบคุมการ clk ถัดไปเฉยๆ ข้อเสีย คือจะเกิด propagation Delay จาก Gate แต่ละตัว เช่นเมื่อเราใส่ Input เข้าไป จะต้องใช้ความเร็วประมาณ 50 ns และถ้าเราต่อยาวไปหลายๆตัว ก็จะยิ่งทำให้เวลาเพิ่มมากขึ้น และกว่า Output จะแสดงครบใน 1 ครั้งของการสั่งงานก็ใช้เวลานานขึ้น อาจทำให้เกิดข้อผิดพลาดได้ Synchronous Counter

ใช้ Logic เดียวกันคือ Output ตัวถัดไปจะเปลี่ยนสถานะเมื่อ Input ทั้งหมดก่อนหน้ามีสถานะเป็น1 โดยใช้ Output คุม Logic ที่ ขา JK ในตัวถัดๆไป แต่ใช้clk ร่วมกันเพื่อให้มีการเปลี่ยนสถานะพร้อมๆกัน ปัญหา / สิ่งที่ไม่เข้าใจ week6 -เริ่มงงกับการออกแบบวงจรว่า มันสามารถประยุกต์ไปทำไรต่อได้บ้างนอกจากการนับเลข